什么是 Nano-D 连接器

认识连接器：Nano-D

Nano-D 连接器和 micro-D 连接器是在 1970 年代开发的，是 D-sub （D-subminiature） 连接器的变体。ITT Cannon（前身为 Cannon）拥有 D-sub 及其较小变体的商标，尽管其他公司此后设计了自己的版本。与之前的 micro-D 和 D subs 连接器一样，nano-D 的名字来源于它的形状，类似于字母 D。

AirBorn 的 N 系列互连是一种高密度、高可靠性的连接器系列，用于各种对尺寸和重量至关重要的关键任务应用。N 系列的微小尺寸释放了 PCB 上、线束内或任何电子单元上的空间。N 系列的 3 点接触系统确保无论行驶多么艰难，都能保持接触。高振动和耐温性使 N 系列与众不同。

根据 Omnetics Connector Corporation 的说法，军方推动满足 SWaP（尺寸、重量和功率）要求的互连，促进了 MIL-DTL-32139 nano-D 连接器的开发，该连接器相当于 MIL-DTL-83513 连接器。nano-D 的尺寸约为 micro-D 的一半，约为 D-sub 的四分之一。同样是12g 时，25 位 nano-D 的重量为 12g，体积是同类 25 位 micro-D 的八分之一。

Omnetics Connector Corporation 提供各种双叶/Nano-D 连接器，包括单排、闭锁、双排和面板安装。

设计说明

标准化： 许多供应商，包括 AirBorn、Axon Cable、Glenair 和 Omnetics Connector Corporation，都提供符合 MIL-DTL-32139 规范的 nano-D 连接器。

大小： Nano-D 是最小的 D 形连接器。它们的尺寸大约是同类微型 D 的一半、重量的四分之一和体积的八分之一。

间距 ：Nano-D 连接器的间距设置为 0.025 英寸（0.64 毫米）引脚间距。

锁止机制：一些 nano-D，例如 Omnetics 的闭锁 nano-D 连接器和 Axon 的 nano-D 快速锁定连接器，具有锁止机构，无需螺钉和工具。

Axon' Cable 提供基于高度可靠的扭针接触技术的 nano-D 连接器和跳线。纳米微型连接器基于 nano-D 技术，具有 0.635 毫米（.025 英寸）的触点间距和纳米微型外壳。性能基于 MIL-DTL-32139 规范。

屏蔽 ：后壳可以将屏蔽编织层从电缆连接到外壳，防止 EMI 和串扰。滑入式屏蔽提供 60 dB 的保护。使用较小直径的镀金绞线的更紧密的屏蔽绕组可提供高达 90 db 的屏蔽，防止外部信号进入。

配合 ：Nano-D 军用规范要求在电镀失败之前进行 200 次配合，从而增加连接的电阻。一些 nano-D 连接器供应商在电镀失败之前提供超过 2,000 个配合，从而延长连接器在需要频繁连接的应用中的使用寿命。

电镀 ：推荐的电镀符合 ASTBM B488 II 型标准，其中包括 50 微英寸的金和 50 微英寸的镍。

温度范围 ：对于 MIL-STD-32139 nano-D 连接器，范围为 -55 °C / +150 °C（标准）和 -55 °C / +200 °C（高温）。

耐久性 ：由于其重量轻、尺寸小，nano-D 连接器在承受冲击和振动方面优于 micro-D。Nano-D已用于高冲击条件（10,000G以上）。

市场、行业和应用

Nano-D 连接器广泛用于小尺寸和轻量化的军事和航空航天应用。它们还用于机器人、无人机、空中出租车、卫星、石化应用和医疗设备。

nano-D 是一种小尺寸、高密度互连器件，专为高可靠性和恶劣环境应用而设计和制造。

特别声明：转载其他网站内容仅供参考，以传递更多信息而不是盈利。版权属于原作者。如有侵权，请联系删除。

广东贝洛新材料科技有限公司，成立于2008年，是一家专业为汽车、连接器、厨卫电器及新能源领域提供高性能橡胶定制件一站式解决方案的国家高新技术企业，占地面积30余亩，在职员工400余人，生产设备200余套，十万级无尘车间，各项专利近百项，具备IATF 16949、ISO 9001、ISO 14001及社会责任管理体系等认证，耗资千万打造CNAS国家认证实验中心，在东莞和宁波设有研发生产基地，无锡、成都、武汉等设有分公司，长期配套服务国内外300余家知名企业！欢迎来电咨询，量大从优！

Nucleo-F413ZH 工程版测评(上)

ST的STM32产品线更新很快，旧的还没玩热，新的就出来了。得益于STM32系列封装的引脚兼容性，Nucleo系列的板子不用大改，就可以搭配新产品发布。F413作为目前F4系列当中片上SRAM容量最高的型号，我比较感兴趣；虽然接触过的Nucleo板子已经有4款了，Nucleo-144 还没有玩过，这次论坛有活动，就申请了一个来玩玩。

和 Nucleo-64 板子摆在一起，差别很容易看出来：

因为144pin的封装尺寸更大，以及为了引出更多的I/O口，PCB宽度没变但加长了。芯片两侧的"ST Zio"连接，正面是双排孔，背面是双排针，用来连接扩展板；若和Nucleo-64的排座对齐，重叠部分是兼容的（下面扩出来一些，内侧再多一排）。包装里面附带的硬纸上也把这个连接口的定义以及MCU Pin对应附上了，方便随手查阅(不然得翻手册)。

光靠着个Zio连接还是不足以把所有I/O都引出来，于是板子外侧还有两排"ST morpho headers"。不过这些焊盘全是空着的，不像Nucleo-64那样已焊上了插针。值得提一下的是，在PCB背面，此处每个焊盘位置旁边都丝印标出了pin的定义，这样实验的时候查起来方便多了。ST手册上说，MCU的每个I/O引脚都能在morpho headers里面找到。

对比Nucleo-64主要还有其它的差异：

(1)板载 USB OTG FS 接口(micro-USB)，可以直接做USB开发实验了。弥补了Nucleo-64需要做扩展卡的缺憾。

(2)User LED从1个变为3个。

(3)电源选择除了U5V, E5V外增加了VIN (7V~12V, 板载LDO)。

(4)以太网支持，不过因为F413并不包含MII，这部分相关元件没有焊。

STM32F413ZH, 这个开发板上的MCU是ES版本(Engineering Sample, 工程样品)。反正是评测嘛，样品就样品

. 简要特性可以从ST网站上的这张图看出了：

片上设备基本上和F412一样，明显是增大了Flash ROM和SRAM容量。最高频率和F410, F411都是同样的100MHz. F4内核没什么多说的，了解一款MCU要看看系统结构图：

注意 320kB 的SRAM是怎么组成的：256kB的SRAM1，和64kB的SRAM2. 程序可以在Flash、SRAM1和SRAM2中执行。我不肯定在FSMC上挂的外部ROM/RAM中能否执行程序。

软件开发环境：我依旧是用"原始"的GCC-ARM，直接访问寄存器的。为了玩F413需要获得: (1)寄存器定义的头文件, (2)启动代码，包含中断向量表定义, (3)GNU LD的Linker script. 这些文件可以从ST网站上下载最新版本的 STM32CubeF4 开发包, 或者 STM32F4 DSP and standard peripherals library 来获取。烧写程序使用 ST-Link Utility 的命令行工具比较方便，比我以前用STVP快。

周末写点程序来测试。点灯就不在话下了，先跑个无聊的计算程序吧

这个子程序计算 sin(x)*sin(x)+cos(x)*cos(x) 的值，理论上应该总是等于1, 实际上会有一点误差。对一定数量的输入数据进行计算，把误差累计然后返回。给主程序的数据交互是32-bit整型，计算则转换成float (单精度)型进行。STM32F413 SRAM大，我以为可以随便折腾，一开始是调用CMSIS的数学函数库来计算，Link的时候发现它要把巨大的常数表放到程序里。FLASH可以装下，RAM就吃不消了(因为我要把程序也放到RAM运行，进行对比)，所以暂时弃之，只用GCC自带的数学库了。

主程序里面循环处理，每次随机生成16384个整型数（使用RNG随机数发生器），调用 test() 进行计算，并使用Timer5测计算过程消耗的时钟周期数。因为RNG需要使用比较快的时钟，我就配置了PLL，给它40MHz时钟。CPU时钟使用25MHz，AHB, APB也是用25MHz没分频。结果出乎我意料，25MHz下，16384个数的“无聊”计算消耗了大约13秒钟！我故意没有使用Cortex-M4F的浮点处理器，用默认的软件计算浮点方式，而且没有优化(里面隐含了许多double, float类型转换)，但也没想到这么慢。可惜身边已经没有486计算机了，不然我要拿Turbo C 2.0写同样的程序算算对比下。

计算的结果，我用Matlab进行了同样的运算测试，和MCU输出的结果一致，精度符合预期。也就是单精度浮点表示的 sin(x)*sin(x)+cos(x)*cos(x) 与1的误差在 1.5e-8 左右。初步认为GCC的这个软件浮点库还是靠谱的。

如手册中这一个图，Cortex-M4 核有三条AHB-Lite总线：I-bus, D-bus, S-bus. 经过Bus Matrix, I-bus 和 D-bus 都连到Flash模块。Flash和SRAM不同的是，它有两个总线接口。也就意味着，CPU核心可以同时从Flash读取指令和数据。虽然AHB总线宽度是32-bit, 但是STM32F4 Flash存储的内部总线是128-bit的，因此在同频率下有更大的读取能力，通过预读取减少等待。实际效果如何待我测试一番。

就用这个无聊的计算程序来测，CPU频率我分别通过PLL配置调整到25MHz, 50MHz, 和100MHz。在50MHz下，Flash必须插入一个等待周期才能访问；而100MHz需要三个等待周期(在FLASH_ACR寄存器中设置). 毫无疑问，Flash等待周期加入后，程序是会变慢一点的，尽管频率提高了执行是更快，从计算消耗的周期上可以看出来。

时钟不开启加速打开PrefetchPrefetch, 使用Cache25MHz (0 wait)29282209429292239950MHz (1 wait)313416305310388296297956680100MHz (3 wait)368267330345938261308417992

ST的Flash模块是有加速器功能的，它有Prefetch，就是预读取；还有D-cache和I-cache缓存，弥补Flash本身的等待。在25MHz也就是Flash没有等待周期的时候，Prefetch和Cache的效果并不明显。但到50MHz时，效果就显示出来了。100MHz时，效果更明显，最大获得近20%的性能提升。通过加速器的确减少了Flash等待周期带来的影响，接近0 wait state的执行效率。

那么和没有等待周期的SRAM比如何？如果简单地把程序代码装到SRAM1或者SRAM2中(0x20000000以上)运行，我发现甚至比Flash wait state=3, 不开启加速器的执行还要慢。为什么呢？因为SRAM只有一条总线接口，数据和指令公用了。Cortex-M4在运行的时候，需要从Flash或SRAM中读指令执行，也需要从Flash或SRAM中读取常数，还要从SRAM中读写变量、堆栈。当通道只有一条的时候，指令和数据就需要错开来访问。如果是Cortex-M0，因为它只有一条总线，用Flash还是用SRAM放程序运行没有差别；但对Cortex-M4就不同，前面已经提过了。Flash因为有两个总线接口，可以把指令和常数分开走，而SRAM中的变量又可以走S-bus，所以效率就高一些。用SRAM放程序又放数据，就容易堵车了。

不过呢，STM32F413比它前面几个弟兄要强一点，它有两块SRAM: 256kB的SRAM1, 64kB的SRAM2. 用一块SRAM放指令，另一块SRAM放数据，是否可以减少堵车呢？手册上是这么提了：

关键点：一定要在Remap的条件下，才可以用I-bus和D-bus来访问SRAM.

我的测试结果：

Flash 开启加速 SRAM默认 SRAM Remap 25MHz292922399 33782088229255252650MHz297956680 337788972292580180100MHz308417992 337738861292581401

终于，使用两块SRAM分别放程序和数据，SRAM中运行速度超过了Flash一点点。通过这个实验，我也更体会到总线的重要性。

在SRAM中运行程序通常是不必要的，但某些情况下的确能带来好处。还是上面的程序，测量一下计算时消耗的电流——把JP5跳线冒拔下，用电流表接入就可以了——结果我没有事先料到。

Flash运行,加速器开 SRAM运行, Flash PwrDown 25MHz8.20mA5.40mA50MHz13.94mA9.58mA100MHz24.86mA17.91mA

使用HSI 16MHz作为PLL输入时钟，PLL VCO频率200MHz，分频输出作为系统时钟。三个频率下APB时钟分别为25MHz, 25MHz, 50MHz (因为Timer5用到的APB1最高就50MHz了)。在SRAM中运行程序时，我将Flash设为Deep Power Down模式，这样减少了电流消耗，竟然相当明显。

看下ST手册里面的数据，对照参考，我的测量处于正常范围内。

因为除了Core本身，还有片上其它硬件在消耗电流，所以影响总电流的因素很多。随频率变化的趋势是一致的。Flash部分加速器的配置也会影响电流。而且我测试出来好象不开加速器消耗的电流会更多

从手册里的数据表看，开加速器但不用Prefetch是比较省电流的，不过我没这样做测试。

测试Sleep模式电流，使用 WFI 指令来休眠，Timer中断唤醒。我只测试了SRAM运行模式下的(Flash Power Down了)：

Freq25MHz 50MHz 100MHz SLEEP 电流2.01mA 3.10mA 5.29mA

因为我是评测，还有降低Sleep模式电流的方法就不弄了。对比运行状态看个大概。

Stop模式可以降更多的电流，但片上设备基本上都不能干活了。进入Stop模式需要写 System Control Block中的SCR寄存器DEEPSLEEP位：

SCB->SCR|=1<<SCB_SCR_SLEEPDEEP_Pos;

再使用 WFI 指令，电流就大大下降，我测到 185uA 了。这还是不够低，配置 PWR_CR 寄存器中 FPDS 位，将Flash设为Deep power down后，电流降一点，到 162uA了。再设 LPDS 位，使用Low Power的稳压器，降到 93uA.

但是手册上的电流在这个条件下典型应该是 19.7uA, 还差那么多呢？我怀疑问题出在 I/O 引脚上。STM32未用的引脚得给一个固定的电平，否则可能额外消耗电流。我把没使用的引脚都设成输入并加了上拉，可能和板子上的连接有不搭配的地方。对照电路图查了一遍，发现有外部下拉电阻的，都改后Stop模式电流降低到了 36.6uA.

还是差那么点。后来我找到原因是 PH0 这个口(Ext时钟输入)连到 ST-Link上的 MCO，也就是从 ST-Link 供给了 8MHz 的时钟。于是这个pin始终是被一个时钟驱动的…… 因为板子不是自己的，我就不拿烙铁焊掉那个０欧电阻去验证我的想法了。

Standby 模式，连稳压器都关掉，SRAM内容丢失……　我测到电流是 2.2uA. 尽管够低了，这个模式实在用处不大了哈

进入这个模式除了设DEEPSLEEP位外，再写

PWR->CR |= PWR_CR_PDDS;

以上图文内容均是EEWORLD论坛网友：cruelfox 原创，在此感谢。

欢迎微博@EEWORLD

如果你也写过此类原创干货请关注微信公众号：EEWORLD（电子工程世界）回复“投稿”， 也可将你的原创发至： bbs_service@eeworld.com.cn，一经入选，我们将帮你登上头条！

与更多行业内网友进行交流请登陆EEWORLD论坛。

相关问答

[回答]你可以咨询一下河南金华电气这家企业,张经理:18803921718你去咨询一下楼上,河南金华电气厂,这家企业专业从事汽车电器、接插件、电子产品设计,生产...

panel是连接机箱前面板的线的接口。FPANEL是FrontPanel的缩写,用于连接到前面板的双排插针,表示这个地方属于主板线路的连接位置。主板上的其他部件:pw是电...

fpanel是FrontPanel的缩写,即用于连接到前面板的双排插针。表示这个地方属于主板线路的连接位置。主板(英语:Motherboard,Mainboard,简称:Mobo,别名...f...

主板上的FPANEL,是FrontPanel的缩写,即用于连接到前面板的双排插针。表示这个地方属于主板线路的连接位置。关于插线的链接方法:在机箱上有些与电脑主板相...

50针IDE接口是一种电子设备接口,它有50个针脚,用于连接硬盘驱动器。这种接口常用于早期的计算机系统中,如IBMPS/2和AppleII系列。IDE接口通过并行传输数据,...

如果您需要剪断双排插针座,首先确保您有合适的工具,如剪线钳或剥线钳。然后,将插针座放置在坚固的表面上,确保它稳定。使用剪线钳或剥线钳,将插针座的两端...

[回答]双排2mm34针IDC插座,34针1mm间距条状电缆

[回答]楼主说的是机箱上的开关接线头的插法吧楼主可以仔细看那些接线头,上面都有英文的power就是开机键,主板上也有标有相同英文的排针(一般在主板的边缘,...

IDE接口也叫做ATA端口,只可以接两个容量不超过528M的硬盘驱动器,接口的成本很低,因此在386、486时期非常流行。但大多数IDE接口不支持DMA数据传送,只能使用标...

纹身用的针为不锈钢材质的。一般分为收口圆针和散口圆针、单排直针和双排交叉针、弧形叉排针和双排针几种。它们分别都有着不同的规格。纹身针的使用次数都是...